(19) 日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-293983A) (P2000-293983A) (43)公開日 平成12年10月20日(2000.10.20)

(51) Int. Cl. 7

G06F

識別記号

FΙ

テーマコード(参考)

G 1 1 C 11/401

12/08

G 1 1 C 11/34

3 7 1 Z 5B005

G06F 12/08

E 5B024

審査請求 未請求 請求項の数6

OL

(全17頁)

(21)出願番号

(22)出願日

特願平11-102119

平成11年4月9日(1999.4.9)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 菅野 雄介

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 水野 弘之

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100089071

弁理士 玉村 静世


最終頁に続く

(54) 【発明の名称】データ処理システム

(57)【要約】

【課題】 データ処理システムにおけるメモリアクセス を高速化する。

【解決手段】 メモリコントローラ(113)とキャッシュ保持機構を有するメモリ(200)のそれぞれに、TAGの判定手段(103,203)を設ける。メモリのキャッシュ保持機構は、メモリセルアレイ(20)と共に、メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部(21)を有する構成である。前記判定手段は、前記一時記憶部に存在する情報のアドレスに前記プロセッサが要求するアクセスアドレスがヒットするか否かを判定する。キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。



1

【特許請求の範囲】

【請求項1】 プロセッサと、前記プロセッサに接続されたメモリと、前記プロセッサ及びメモリに接続されたメモリコントローラとを有し、

前記メモリは、メモリセルアレイと、前記メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部と、前記一時記憶部に存在する情報のアドレスに前記プロセッサが要求するアクセスアドレスがヒットするか否かを判定する第1の判定手段とを有し、前記第1の判定手段による判定結果に応じたメモリ動作を行い、

前記メモリコントローラは、前記プロセッサからのメモリアクセスの指示に従って、前記一時記憶部に存在する情報のアドレスに前記プロセッサが要求するアクセスアドレスがヒットするか否かを判定する第2の判定手段を有し、前記第2の判定手段による判定結果に応ずる情報を前記プロセッサに与えると共に、前記メモリにアクセス制御情報を供給するものである、ことを特徴とするデータ処理システム。

【請求項2】 前記メモリは、前記第1の判定手段による判定結果に応じた動作を内部で制御するための第1のシーケンサを有して成るものであることを特徴とする請求項1記載のデータ処理システム。

【請求項3】 前記メモリセルアレイはマトリクス配置 されたダイナミック型メモリセルを記憶素子として有

前記一時記憶部はメモリセルアレイのロウアドレスのデータをスタティックにラッチし、

前記第1のシーケンサは、前記第1の判定手段による判定結果がヒットのときカラムアドレスによる動作を指示 30 し、前記第1の判定手段による判定結果がミスのときロウアドレスによる動作の指示に続いてカラムアドレスによる動作を指示するものであることを特徴とする請求項 2記載のデータ処理システム。

【請求項4】 前記メモリコントローラは、前記第2の 判定手段による判定結果に応じた動作を前記メモリに指 示するための第2のシーケンサを有して成るものである ことを特徴とする請求項1記載のデータ処理システム。

【請求項5】 プロセッサと、前記プロセッサに接続されたメモリと、前記プロセッサ及びメモリに接続された 40 メモリコントローラとを有し、

前記メモリは、メモリセルアレイと、前記メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部と、前記一時記憶部に存在する情報のアドレスに前記プロセッサが要求するアクセスアドレスがヒットするか否かを判定する第1の判定手段とを有し、

前記メモリコントローラは、前記プロセッサからのメモリアクセスの指示に従って、前記一時記憶部に存在する情報のアドレスに前記プロセッサが要求するアクセスアドレスがヒットするか否かを判定する第2の判定手段を 50

有し、

前記プロセッサからのメモリ・リードアクセスの指示に 応答して、前記メモリコントローラ及びメモリは夫々判 定手段による判定動作を行い、ヒットの判定結果に応答 してメモリは前記一時記憶部からプロセッサにデータを 出力し、且つ前記メモリコントローラはメモリからのデ ータ出力タイミングをプロセッサに通知し、ミスの判定 結果に応答してメモリはメモリセルアレイからプロセッ サにデータを出力し、且つ前記メモリコントローラはメ モリからのデータ出力タイミングをプロセッサに通知す るものであることを特徴とするデータ処理システム。

【請求項6】 前記メモリはクロック信号に同期動作されるランダム・アクセス・メモリであることを特徴とする請求項5記載のデータ処理システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、センスアンプキャッシュのようなデータ保持機構を有する主記憶のようなメモリに対する高速アクセスを可能にするデータ処理システムに関し、例えばPCボードなどのデータ処理システムに適用して有効な技術に関するものである。

[0002]

【従来の技術】マルチメディア技術の進歩に伴い、計算機システムとしてのデータ処理システムに対して処理の高速化とメモリの大容量化を望む傾向が強くなっている。演算処理の高速化については、高性能なプロセッサの登場による大幅な性能向上が図られた。プロセッサの高性能化の技術潮流は低価格化と共にパーソナルコンピュータ(PC)へも急速に浸透し、ローエンドのPCにも高速なプロセッサが投入されるようになった。

【0003】一方のメモリの大容量化については、主記憶装置としてコスト的に有利なダイナミック・ランダム・アクセス・メモリ(以下DRAMと称する)が広く用いられている。このDRAMは低速なため、PCではプロセッサのすぐ近くに高速のスタティック・ランダム・アクセス・メモリ(以下SRAMと称する)をキャッシュメモリとして設置して、メモリシステムの実効的な高速化を図っている。しかし、今後更にCPUの動作速度が向上すると、上位階層のキャッシュメモリを大量に実装する必要に迫られ、ビット単価が高いSRAMによるコスト高の問題を免れることができない。上記問題を解決するためには、DRAM自体の動作速度を高速化することが必須である。

【0004】DRAMを高速化するための従来技術としては、DRAMチップ内部に高速メモリを内蔵してDRAM自体を階層化する例が知られている。この例としてキャッシュメモリ付きDRAMがあげられる。これはDRAM内部にキャッシュメモリを組み込んで、過去にアクセスされたデータをこのキャッシュメモリに保持する技術である。この技術によりキャッシュメモリ内にあ

るデータに再度アクセスされた場合には、実効的にDR AMへのアクセス時間を短縮することが可能となる。 D RAMチップ内にキャッシュメモリを搭載する例は次の ような文献に掲載されている。1990 SYMPOSIUM 0 N VLSI CIRCUITS DIGEST OF THECHNICAL PAPERS (1990 シンポジウム オン ブイエルエスアイ サーキッツ ダイジェスト オブ テクニカル ペイパ ーズ) 、[JUNE 7-9] (1990) TheIEEE Solid State-Circ uits Council and The Japan Society of Applied Phys ics、(米)、K. Arimoto et al. "A CIRCUIT DESIGN OF I 10 NTELLIGENT CDRAM WITH AUTOMATIC WRITE BACK CAPABIL ITY" p. 79-80。以後、この例をCDRAMと呼ぶ。

【0005】また、 高速アクセス可能なメモリとして 数個のバッファをDRAM内部に導入し、高速アクセス を可能とした従来例もあり、これは特開平8-1298 76号公報に開示されている。

【0006】更に上記のような付加的なメモリを搭載し ないで、DRAMの基本構成要素であるセンスアンプを 用いて過去にアクセスされたデータをラッチし、次のア クセスに備える例もある。これはセンスアンプキャッシ 20 ュと呼ばれることがある。この従来例としては、次のよ うな文献を挙げることができる。IEEE JOURNAL OF SOLI D-STATE CIRCUITS, VOL 28, NO. 4, APRIL 1993 (アイ トリプルイー・ジャーナル・オブ・ソリッドーステート ・サーキッツ), (米)、Natsuki Kushiyama et al. "A 500-Megabyte/s Data-Rate 4.5M DRAM " p. 490-498. 【0007】このようにDRAMアクセスを高速に行う ためにデータをオンチップの高速メモリに保持すること を、以後、キャッシュ保持と呼ぶ。また、このキャッシ ュ保持を実現する機構を総称してキャッシュ保持機構と 呼ぶことにする。

[0008]

【発明が解決しようとする課題】本発明に先立って本発 明者が検討したPCのシステムの構成を図13を参照し ながら説明する。図13に示されるシステム構成は、C PUとキャッシュメモリを備えるプロセッサ50と、主 記憶装置52と、主記憶制御装置としてのメモリコント ローラ51で構成される。メモリコントローラ51は、 制御部54と主記憶アクセスアドレス変換部53で構成 される。プロセッサ50からのアクセスは、コマンドを 40 信号線61Aで、アドレスを信号線60Aでメモリコン トローラ51へ伝達することによって行われる。主記憶 装置52から所望のデータを読み出し、またこの主記憶 装置52へ所望のデータを書き込むためには信号線62 を用いる。メモリコントローラ51は、プロセッサ50 からアドレス信号線60Aにて伝達されたアドレスを、 主記憶アクセスアドレス変換部53にて主記憶アクセス アドレスに変換し、信号線60Bにて主記憶装置52へ と伝達する。メモリコントローラ51内の制御部54 は、信号線61Aでプロセッサ50と通信すると共に、

信号線61Bにて主記憶装置52の制御を行う。

【0009】通常この主記憶装置52には、キャッシュ 保持機構を持たない汎用DRAMが用いられているが、 計算機システムの更なる高速化を目指すために、キャッ シュ保持機構を持ったDRAMを用いる場合は、キャッ シュ保持機構にデータがあるか否かの判定(TAG部で のヒット判定) が必要になる。前記TAG部に関して は、①TAG部をDRAM内部に設置する場合、②TA G部をメモリコントローラに設置する場合が考えられ

【0010】前記①の従来例として前記CDRAMを挙 げられるが、これはCDRAMチップ内にこのTAG部 を有し、判定結果を外部へ伝達する方式をとる。この方 式では、メモリコントローラ51を通してプロセッサ5 0 へ判定結果を伝達することになるが、これはヒット判 定結果をプロセッサ50まで伝達する上で問題がある。 それはCDRAMからのヒット判定信号線を付加しなく てはならないことである。まずCDRAMからのヒット 判定信号を直接プロセッサ50へ伝達することが可能で あれば、ヒット判定結果の伝達遅延の問題は生じない が、PC等では主記憶装置を複数設置して大容量化に対 応するため、この信号線を複数付加することが必要とな りコスト高に繋がる。また、CDRAMからの信号線を メモリコントローラ51へ伝達後、プロセッサ50へ伝 達することも考えられるが、この場合、余分なチップを 経由することによる遅延が発生し、プロセッサ50が次 の処理を開始する時間が遅れる。

【0011】また前記②の場合は、メモリコントローラ 51内でヒット判定を行った後に主記憶装置52ヘアク セスを開始するため、主記憶装置52へのアクセスコマ ンドの伝達に遅延時間が発生する。これは以下の理由に よる。現在主流の同期型DRAMは、信号の授受をシス テムクロックに同期して行うため、信号の受信間隔は十 数ナノ秒から数十ナノ秒で離散化される。したがって、 判定後、直にDRAMへのアクセスが始められれば問題 ないが、クロックの取り込みに間に合わない場合は1ク ロックのペナルティが科せられることになる。TAG部 でのヒット判定には高々数ナノ秒しかかからないことを 考慮すると、これは大きなペナルティといえる。

【0012】このように従来技術を単に組み合わせただ けでは不必要な待ち時間が発生するため、高速アクセス 可能なキャッシュ保持機構を有していても、その効果を 最大限に活かすことは困難であった。

【0013】本発明の目的はメモリアクセスの高速化が 可能なデータ処理システムを提供することにある。

【0014】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0015]

50

【課題を解決するための手段】本願において開示される

発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0016】すなわち、キャッシュ保持機構に要求されたデータが保持されているか否かを判定(ヒット判定)する手段(103,203)を、メモリコントローラ(113)とメモリ(200)の両者に組み込み、両者で同時にヒット判定を行う。メモリコントローラとキャッシュ保持機構を有するメモリのそれぞれに前記判定手段を持つことにより、メモリのキャッシュ保持機構にデータを有するか否かの判定をメモリコントローラとメモ 10リのそれぞれで行うことが可能となり、ヒット判定を待つ遅延時間を削減することが可能となり、データ処理システムにおいてメモアクセスの高速化を実現できる。

【0017】また、メモリのみに前記判定手段を持つ場合に問題となる事項であるヒット判定結果のプロセッサへの伝達については、メモリコントローラから直接プロセッサへ伝達できるため、その伝達を高速化でき、更に、複数のメモリとプロセッサを多数のヒット判定信号線で結線する必要もなく、データ処理システムの低コスト化に寄与できる。

【0018】 さらに、メモリ内部にシーケンサ (301) を設置することで、メモリへの制御信号が単純化でき、これにより、メモリコントローラのゲート規模を削減することが可能になる。

【0019】本発明に係るデータ処理システムを更に詳 述する。データ処理システムは、プロセッサ (100) と、前記プロセッサに接続されたメモリ (200) と、 前記プロセッサ及びメモリに接続されたメモリコントロ ーラ(113)とを有する。前記メモリは、メモリセル アレイ(20)と、前記メモリセルアレイの記憶情報の 30 一部をサブセットとして保有可能な一時記憶部 (21) と、前記一時記憶部に存在する情報のアドレスに前記プ ロセッサが要求するアクセスアドレスがヒットするか否 かを判定する第1の判定手段(203)とを有し、前記 第1の判定手段による判定結果に応じたメモリ動作を行 う。前記メモリコントローラは、前記プロセッサからの メモリアクセスの指示に従って、前記一時記憶部に存在 する情報のアドレスに前記プロセッサが要求するアクセ スアドレスがヒットするか否かを判定する第2の判定手 段(103)を有し、前記第2の判定手段による判定結 果に応ずる情報を前記プロセッサに与えると共に、前記 メモリにアクセス制御情報を供給する。

【0020】前記メモリは、前記第1の判定手段による 判定結果に応じた動作を内部で制御するための第1のシーケンサを有することができる。このとき、前記メモリセルアレイはマトリクス配置されたダイナミック型メモリセルを記憶素子として有し、前記一時記憶部はメモリセルアレイのロウアドレスのデータをスタティックにラッチし、前記第1のシーケンサは、前記第1の判定手段による判定結果がヒットのときカラムアドレスによる動 50 作を指示し、前記第1の判定手段による判定結果がミスのときロウアドレスによる動作の指示に続いてカラムアドレスによる動作を指示するように構成することができる。

【0021】シーケンサはメモリではなくメモリコントローラが保有することも可能である。すなわち、前記コントローラに、前記第2の判定手段による判定結果に応じた動作を前記メモリに指示するための第2のシーケンサを制御部(114)内に設ける。

[0022]

【発明の実施の形態】《データ処理システムの概要》図 1には本発明に係るデータ処理システムの一例が示される。同図に示されるデータ処理システムは、特に制限されないが、CPUを中心に構成されるプロセッサ100と、DRAM等によって構成される主記憶装置200と、前記主記憶装置200へのアクセスをコントロールするメモリコントローラ113とを含んでいる。図1において105、106A、107Aで示されるものは、特に制限されないが、夫々データバス、コントロールバ20ス、アドレスバスであり、システムバスを構成している。図1では、システムバスにはプロセッサ100以外に、主記憶装置200及びメモリコントローラ113だけが接続されているように図示されているが、実際には、ディスク用インタフェース回路やその他のバスブリッジ回路等が接続されている。

【0023】前記プロセッサ100は、特に制限されな いが、CPU10にキャッシュメモリ(CACHE)・ アドレス変換バッファ(TLB)11が接続され、キャ ッシュメモリ・アドレス変換バッファ11はバスステー トコントローラ12を介してキャッシュミスやTLBミ スに対するエントリの読み込みなどを主記憶装置200 に対して行うようになっている。バスステートコントロ ーラ12には、DMAC(ダイレクト・メモリ・アクセ ス・コントローラ) 等の周辺回路が接続されていてもよ い。前記CPU10は、フェッチした命令を解読して各 種演算制御信号を生成する命令制御部と、前記演算制御 信号によって動作が制御され演算器や汎用レジスタなど を有する演算部等を有する。CPU10は命令を前記キ ヤッシュメモリからフェッチし、オペランドを前記キャ ッシュメモリからレジスタにロードし、演算結果をレジ スタからメモリにストアする。命令アクセスやオペラン ドアクセスに際して、キャッシュヒットの間は、主記憶 装置200のアクセスは行なわれない。キャッシュメモ リ(CACHE)がキャッシュミスになると、CACH E・TLB11に含まれる制御回路はバスステートコン トローラ12を介して主記憶装置200をアクセスす

【0024】前記主記憶装置200は、特に制限されないが、メモリ部201、制御部202、TAG部203 及びアドレス抽出部204を有する。前記アドレス抽出

8

部204はメモリコントローラ113からノン・マルチプレクス状態で供給されるアドレス信号から、バンク選択信号とみなされるバンクアドレス信号及びロウアドレス信号208とカラムアドレス信号209とを切り出してメモリ部201に供給する。ロウアドレス信号及びバンクアドレス信号208はTAG部203にも供給される

【0025】前記メモリ部201は、メモリセルアレイと、前記メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部とを有する。例えば、メ 10モリ部201がダイナミック型のメモリセルを有するメモリならば、図2に例示されるように、ダイナミック型メモリセルがマトリクス配置されたメモリセルアレイ(MCA)20に対して、センスアンプラッチ(SAA)21を一時記憶部として有する。メモリセルアレイ21はマトリクス配置された複数個のメモリセルMCを有する。メモリセルは、特に制限されないが、選択スイッチとストレージキャパシタを有する1トランジスタ型のダイナミック型メモリセルとされる。メモリセルのデ 20ータ入出力端子は対応する列のビット線BLに接続される。

【0026】前記ワード線WLはワードドライバ22によって選択レベルに駆動される。ロウデコーダ23はロウアドレス信号をデコードして、ワードドライバ22で駆動すべきワード線WLの選択信号を生成する。

【0027】前記ビット線BLは、特に図示は省略するが、センスアンプを中心に、所謂折り返しビット線構造を成す。センスアンプは、メモリセルから一方のビット線に読み出された電荷信号と他方のビット線のプリチャージレベルとの電位差を増幅して、スタティックにラッチする。前記センスアンプラッチ21は、ワード線1本分のメモリセルのための前記センスアンプのアレイによって構成されている。

【0028】前記センスアンプラッチ21を構成するセンスアンプの記憶ノードはカラムスイッチアレイ (CSA) 2.4によって選択され、選択された記憶ノードが共通データ線CDを介して入出力回路 (IO) 25に接続される。カラムスイッチアレイ (CSA) 24によるスイッチ動作は、カラムアドレス信号をデコードしてカラム選択信号を出力するカラムアドレスデコーダ (CADC) 26が行う。

【0029】前記メモリセルアレイ20、ワードドライバ22、ロウアドレスデコーダ23及びセンスアンプラッチ21はメモリバンク毎に設けられている。

【0030】タイミング制御回路(TCNT)27は、ロウアドレスストローブ信号RAS、カラムアドレスストローブ信号RAS、カラムアドレスストローブ信号CAS、ライトイネーブル信号WE及びバンク選択信号BSEL等の制御信号を入力し、それら信号のレベルの組み合わせ及び変化タイミングなどにした50

がって内部制御信号を生成する。内部動作はクロック信号MCLKに同期される。前記メモリバンクはバンク選択信号BSELで選択されたバンクが動作可能にされる。アドレス信号の特定のビット(バンクアドレス信号)を前記バンク選択信号BSELとみなすことができる。

【0031】ワード線選択動作及びセンスアンプラッチ 21によるラッチ動作はロウアドレスストローブ信号R ASに同期して行われる。センスアンプラッチ21はバ ンク選択信号BSELで選択されたバンクにおいて、ロ ウアドレスストローブ信号RASがイネーブルにされて いる限り、ラッチ動作を維持する。したがって、ワード 線選択動作によってワード線1本分のメモリセルが選択 されると、選択されたメモリセルの記憶情報がセンスア ンプラッチ21にラッチされる。その後のメモリアクセ スにおいて、ロウアドレスが同一であるならば、カラム アドレス信号を順次切換えてカラムアドレス系だけを動 作させれば、ワード線選択動作を行わずにセンスアンプ ラッチ21から、順次必要なデータを入出力回路25か ら外部に読み出すことができる。書込み動作の場合に は、入出力回路25から書き込みデータをセンスアンプ ラッチ21にラッチさせていく。センスアンプラッチ2 1にデータをラッチしたときのワード線と異なるワード 線が次に選択されるときは、その前に、当該センスアン プラッチ21のラッチデータをメモリセルにライトバッ クさせる。この制御は、キャッシュメモリのダーティー ビットを参照したライトバック制御に類似の制御として 位置付けることができる。

【0032】以上より明らかなように、メモリ部201 30 のセンスアンプラッチ21は所謂センスアンプキャッシュとして機能されるものである。以下、メモリ部201 のセンスアンプラッチ21によって実現される構成を単 にセンスアンプキャッシュとも称する。

【0033】前記TAG部203は、前記一時記憶部と してのセンスアンプラッチ21に存在する情報のアドレ スに前記プロセッサ100が要求するアクセスアドレス がヒットするか否かを判定する第1の判定手段を構成す る。TAG部203は、例えば、キャッシュメモリのア ドレスメモリ部に類似の構成を採用することができる。 即ち、TAG部203は、センスアンプラッチ21が保 持する情報のロウアドレス信号をタグアドレスとしてタ グメモリに保有する。タグメモリはバンクアドレス信号 (バンク選択信号) をインデックスアドレスとしてアク セスされる。タグアドレスの書込みは、ワード線選択動 作毎に制御部202が行う。ロウアドレス信号はインデ ックスされたタグアドレスと比較され、比較結果が制御 部202に与えられる。制御部202は、比較結果の一 致/不一致に応じた動作をメモリ部201に指示するよ うに、前記ストローブ信号RAS, CAS, WEなどの レベルや変化タイミングを制御する。例えば、メモリコ

ントローラ113から信号線106Bを介してリード動 作が指示されているとき、前記TAG部203での比較 結果が一致のとき、制御部202は、カラム系を動作さ せてセンスアンプラッチ21にラッチされているデータ の一部を出力させる。前記TAG部203での比較結果 が不一致のときは、制御部202は、ロウ系の動作によ ってワード線選択動作をさせ、その後、カラム系を動作 させてセンスアンプラッチ21を介してデータを出力さ せる。

【0034】前記メモリコントローラ113は、制御部 114、抽出部111、TAG部103、及びアクセス アドレス変換部115を有する。前記アクセスアドレス 変換部115は、プロセッサ100からアドレスバス1 07Aを介して出力されるアドレス信号を主記憶装置2 00の物理的なアドレス信号に変換する。前記抽出部1 11は、アクセスアドレス変換部115が出力するアド レス信号から、主記憶装置200におけるバンクアドレ ス信号及びロウアドレス信号を抽出する。

【0035】前記TAG部103は、前記TAG部20 3と同様の構成を有し、前記一時記憶部としてのセンス 20 アンプラッチ21に存在する情報のアドレスに前記プロ セッサ100が要求するアクセスアドレスがヒットする か否かを判定する第2の判定手段を構成する。このTA G部103も、キャッシュメモリのアドレスメモリ部に 類似の構成を採用することができる。即ち、TAG部1 03は、センスアンプラッチ21が保持する情報のロウ アドレス信号をタグアドレスとしてタグメモリに保有す る。タグメモリは、抽出部111で抽出されたバンクア ドレス信号(バンク選択信号)をインデックスとし、抽 出部111で抽出されたロウアドレス信号を保持する機 30 能を持つ。ロウアドレス信号はインデックスされたタグ アドレスと比較され、比較結果が制御部114に与えら

【0036】前記制御部114は、比較結果の一致/不 一致の状態に応じて、データバス105上でリードデー タが確定するタイミングを若しくはレイテンシをプロセ ッサ100に通知し、或いは書き込みデータをデータバ ス105上で確定させるべきタイミング若しくはレイテ ンシをプロセッサ100に通知する。プロセッサ100 は、通知されたレイテンシなどに従って、リードデータ 40 をバス105から取り込み、或いは、バス105にライ トデータを出力する。

【0037】上述の説明から明らかなように、主記憶装 置200とメモリコントローラ113の双方がTAG部 203、103によってセンスアンプキャッシュのヒッ ト/ミスを判定している。したがって、前記プロセッサ 100からのメモリ・リードアクセスの指示に応答し て、前記メモリコントローラ113及び主記憶装置20 0は夫々TAG部203,103による判定動作を行 い、ヒットの判定結果に応答して主記憶装置200は前 50 る主記憶装置へアクセスを開始する。例えば、図示は省

記センスアンプキャッシュからプロセッサ100にデー タを出力し、且つ前記メモリコントローラ113は主記 憶装置200からのデータ出力タイミングをプロセッサ 100に通知する。ミスの判定結果に対しても、主記憶 装置200は自らの判定結果に基づいて動作し、メモリ コントローラ113も自らの判定結果に基づいてプロセ ッサ100への通知を行う。仮に、メモリコントローラ 113だけがTAG部103を有する場合には、主記憶 装置200はその判定結果を受けて動作を開始すること になるから、メモリ動作の開始が遅れる。逆に、主記憶 装置200だけがTAG部203を有する場合には、プ ロセッサ100への判定結果の通知が遅れ、プロセッサ によるヒットデータの取り込みが遅れたり、逆に、ミス 時にプロセッサ100が次のコマンドを発行するタイミ ングが遅れたりする虞がある。図1のシステムではその ような虞は未然に防止されている。

【0038】図1のデータ処理システムにおける主記憶 装置200のメモリアクセス動作について更に説明す る。

【0039】前記プロセッサ100からのアクセスアド レス信号はバス107Aにてメモリコントローラ113 内のアクセスアドレス変換部115に伝達され、このア クセスアドレス変換部115で変換された主記憶アクセ スアドレス信号は、信号線107B及び抽出部111を 介してTAG部103に伝達され、また、信号線107 Bを介して主記憶装置200へ伝達される。主記憶装置 200への主記憶アクセスアドレス信号の伝達は、特に 制限されないが、従来広く用いられていたロウアドレス とカラムアドレスを分離して時分割多重で送る方法(ア ドレスマルチプレス方式) は採らないで、主記憶アクセ スアドレス信号として一括伝達する方法を採している。 アドレス線107Bから供給されたアドレス信号は、前 記アドレス抽出部204にて、ロウアドレス信号及びバ ンクアドレス信号208とカラムアドレス信号209に 分離される。ロウアドレス信号及びバンクアドレス信号 208はTAG部203へ伝達されると共に、メモリ部 201へ伝達され、カラムアドレス信号209はメモリ 部201へ伝達される。プロセッサ100と主記憶装置 200との間のデータ入出力はバス105を介して行わ れる。

【0040】プロセッサ100から主記憶装置200へ のアクセス要求は、信号線106Aによってメモリコン トローラ113ヘアクセスコマンドを投入することで行 われる。メモリコントローラ113内の制御部114は 信号線110によってTAG部103の制御を行うと共 に、信号線106Bによって主記憶装置200への制御 を行う。主記憶装置200が複数ある場合には、このメ モリコントローラ113はプロセッサ100が発するア ドレスからアクセスすべき主記憶装置を決定し、該当す

略するが、アドレスバス107Aから伝達されるアドレ ス信号の一部を制御部114が入力し、これに基づいて 主記憶装置のチップセレクト信号を生成することによっ て簡単に実現可能である。前記TAG部103にて行わ れるメモリコントローラ内のヒット判定は、この主記憶 アクセスアドレスのうちのロウアドレス信号及びバンク アドレス信号に関して行い、このロウアドレス信号及び バンクアドレス信号の抽出は前記抽出部111にて行わ れる。抽出部111にて抽出されたロウアドレス信号及 びバンクアドレス信号は、信号線112によりTAG部 10 103に伝達される。TAG部103は、主記憶装置2 00内のセンスアンプキャッシュにエントリーされてい る情報のロウアドレスを保持し、この保持されているア ドレス情報がアクセスアドレス情報中のロウアドレス信 号112と比較される。この比較結果は信号線108に て制御部114へ伝達される。前記比較結果が不一致の 場合には、主記憶装置200のアクセス動作はロウアク セスから必要となるので低速アクセス動作となっている が、比較結果が一致の場合には主記憶装置200はセン スアンプキャッシュの機能によりロウアクセスをスキッ プしてカラムアクセスを行えば良いので、高速アクセス が可能にされている。このようにキャッシュ保持機構と してのセンスアンプキャッシュに所望のデータがあるか 否かで、読み出しにかかる待ち時間(読み出しレイテン シ)が変化するので、要求データがプロセッサ100側 へ伝達可能となるまでのレイテンシをプロセッサ100 へ伝達する必要が生じる。メモリコントローラ113 は、そのレイテンシ情報を信号線106Aを用いてプロ セッサ100へ伝達する。メモリコントローラ113 は、例えば、TAG103でのヒット判定後、次のクロ 30 ック信号(プロセッサ100、メモリコントローラ11 3及び主記憶装置200の同期クロック信号)のサイク ルで直ちに前記レイテンシ情報を伝達するように、タイ ミング設計されている。なお、このヒット判定の結果、 主記憶装置200内のキャッシュ保持機構(センスアン プキャッシュ)内にデータがない場合には、新しいアド レスが主記憶装置200内のキャッシュ保持機構にエン トリーされるため、TAG部103の更新を行う。

【0041】主記憶装置200は、信号線107Bからアドレス抽出部204が受け取った主記憶アクセスアド 40レス信号をロウアドレス信号及びバンクアドレス信号208とカラムアドレス信号209に分離する。前記TAG部203でのヒット判定の結果、キャッシュ保持機構に所望のアドレスのデータがある場合は、上記同様、主記憶装置200は、ロウアクセスは行わないでカラムアクセスを行い、キャッシュ保持機構のセンスラッチ21に保持されている所望のデータに対してアクセスする。これはTAG部203からのヒット判定信号を信号線205にて制御部202に伝達し、制御部202からの制御信号を信号線207にてメモリ部201へ伝達するこ 50

とによって行なわれる。また、所望のアドレスのデータがこのキャッシュ保持機構のセンスラッチ21にない場合には、ロウアクセスを行うと共に、新たに入力されたアドレスのデータを主記憶装置200内のキャッシュ保持機構にエントリーし、TAG部203の更新を行う。この更新は制御部202からの信号線206にて行われる

12

【0042】前述の如くメモリコントローラ113と主記憶装置200のそれぞれにTAG部103,203を設置している。これにより、ヒット判定待ちの余分なレイテンシが発生しないので、ヒット時に主記憶装置200へ高速にアクセスすることができる。

【0043】この事情を図3のタイミングチャート参照 しながら説明する。図3に示されるシステムクロックは 図1のデータ処理システムの同期クロック信号である。 図3の 'A' でまとめられているグループはメモリシス テムへの要求を表現したもので、1001Aはアクセス コマンドを、1001Bはアドレスを示す。その次段の 'B' でまとめられるグループは、メモリコントローラ 内のみにTAG部を持つ場合のキャッシュ保持機構ヒッ ト時のアクセス状態を示し、1002Aは主記憶装置へ のアクセスコマンドを、1002Bは主記憶アクセスア ドレスを、1003は所望の読み出しデータを表わして いる。さらに'C'でまとめられるグループは、図1の ようにメモリコントローラ113と主記憶装置200の 両方にTAG部103,203を持つ場合のキャッシュ 保持機構ヒット時のアクセス状態を示しており、100 4 Aは主記憶装置へのアクセスコマンドを、1004B は主記憶アクセスアドレスを、1005は読み出しデー タをあらわしている。図3の'B'に比べ'C'はデー タ読み出しが1クロック高速化されている。主記憶装置 20もTAG部を有しているからである。

ルで直ちに前記レイテンシ情報を伝達するように、タイミング設計されている。なお、このヒット判定の結果、主記憶装置200内のキャッシュ保持機構(センスアンプキャッシュ)内にデータがない場合には、新しいアドレスが主記憶装置200内のキャッシュ保持機構にエントリーされるため、TAG部103の更新を行う。【0041】主記憶装置200は、信号線107Bからアドレス抽出部204が受け取った主記憶アクセスアドレス信号をロウアドレス信号及びバンクアドレス信号209に分離する。前記TA

【0045】更に高速化するためには、TAG部203でのヒット判定と主記憶アクセスアドレスのデコードとを並列に開始し、ヒット判定結果によってワード線選択を行うかカラムスイッチ回路によるカラム選択(センスアンプラッチの出力ノード選択)かを選択すればよい。【0046】上記のように、メモリコントローラ113及び主記憶装置200の双方にTAG部などを付加する必要があるが、そのためのチップ面積の増大はごく僅か

である。その理由は以下の通りである。例えば、DRA Mは選択スイッチと電荷保持機構より構成されるメモリ セルを多数有するメモリ部と、メモリセル内の微小電荷 を増幅するセンスアンプとで構成されるバンクと呼ばれ る独立に制御できる単位をいくつか集積して構成され る。DRAMは限られた領域内に最大の容量を確保する ためにセンスアンプ数を最小限に抑える必要があり、こ のバンクを少数に抑えて構成される。一部のキャッシュ メモリ搭載DRAMを除いてDRAM内部にキャッシュ 保持機構を搭載する場合には、特に制限されないが、こ 10 のエントリー数は16程度で構成されることが多い。T AG部は基本的にDRAM内部のキャッシュ保持機構に エントリーされ得る各メモリバンク (バンク) のデータ のロウアドレスをエントリーできるように構成すればよ いので、主記憶装置200の内部に置くTAG部の構成 規模は小さくて済み、面積増加は最小限に抑えられる。 したがって、比較的小規模な回路を付加するだけでより

【0047】《TAG部》図4には前記TAG部203 の一例が示される。ここでは複数バンク構成でセンスア ンプアレイ21をキャッシュ保持機構とした例について 説明する。このTAG部203は、信号線208で入力 されたロウアドレス信号及びバンクアドレス信号208 からバンクアドレス信号を抽出する抽出部1201、キ ャッシュ保持機構に保持されているデータに対応するロ ウアドレスを複数保持するTAGアレー1203、前記 抽出部1201で抽出されたバンクアドレス信号からT AGアレー内のエントリーをインデックスする選択回路 1204、前記TAGアレー1203内にデータが保持 されているか否かを示す有効フラグ1209、ロウアド レス信号をラッチするアドレスラッチ部1202、及び 入力されたロウアドレス信号とTAGアレー1203内 に保持されているロウアドレスとを比較する比較器12 05により構成される。

高速アクセスが可能なデータ処理システムを実現でき

る。

【0048】メモリコントローラ113から伝達されたロウアドレス信号及びバンクアドレス信号208は抽出部1201に入力された後、バンクアドレス信号が抽出される。ロウアドレス信号は信号線1206によってTAGアレー1203に伝達されると共に、ロウアドレスラッチ1202に蓄えられた入力ロウアドレス信号は、信号線1210にて比較器1205に伝達される。バンクアドレス信号は信号線1207により選択回路1204に伝達され、この選択回路1204で選択されたTAGアレー選択情報は、信号線1208により選択されたTAGアレー1203に伝達される。この信号線により選択されたTAGアレー1203に伝達される。この信号線により選択されたTAGアレー1203に伝達される。この信号線により選択されたTAGアレー1203に伝達される。と10によりに達される。比較器1205は信号線1210により伝達される。比較器1205は信号線1210により伝達される。と1000によりに要される3カ

ロウアドレス信号と、 TAGアレー1203から選択されて信号線1211により伝達されるロウアドレス情報との一致判定を行う。一致判定の結果は制御部202に送られる。制御部202は比較結果が一致しなかった場合に、 該当するロウアドレスをTAGアレー1203に格納するための信号を発生すると同時に、該当バンクに対応するTAGアレー1203内の有効フラグ1209を下げ、ロウアクセスを行う信号を信号線207にて発生する。一致の場合にはカラムアクセスを行う信号を信号線207にて発生する。またメモリコントローラ113からプリチャージ命令を受けた場合には、TAGアレー1203の該当バンクの有効フラグを下げる。なお、メモリコントローラ113内に設置されるTAG部103もTAG部203同様に構成すればよい。

【0049】このようにTAGアレー1203はキャッシュ保持機構のロウアドレスのみ保持できれば良いので、構成規模を小さく抑えられる。そのため面積的なペナルティを最小限に抑えて高速メモリを構成できる効果がある。

【0050】図5はTAG部203の状態遷移の一実施 例である。この図で記号"&"は論理積を示し、"|" は論理和を示す。また、破線矢印は、付随する信号によ りクロックに非同期で遷移することを示す。 まずREA Dコマンド及びWR I TEコマンドが入力された場合、 同時に入力されている主記憶アクセスアドレスからバン クアドレスとロウアドレスを抽出する。これは入力され た主記憶アクセスアドレスのマスキングにより瞬時に行 える。その後TAGアレー内の対応するバンクのロウア ドレスと、入力されたロウアドレスを比較する。TAG 部による比較の結果、入力されたロウアドレスが、TA Gアレー内に保持されているロウアドレスと一致した場 合((READ | WRITE) &Hit)には、対応す るキャッシュ保持機構へカラムアクセスを開始する信号 を発生し待機状態に戻る。一方で、一致しなかった場合 ((READ | WRITE)&Miss)は、このバン クヘロウアクセスを開始させる信号を発生させるととも に、有効フラグを下げる。その後、このバンクに対応す るロウアドレスをTAGアレーへ格納し有効フラグを立 てて待機状態へと戻る。またプリチャージ要求を得た場 合は、ロウアドレスからバンクアドレスを選別した後 に、該当するバンクのTAGアレーの有効フラグ (バリ ッド フラグ)を下げたのち待機状態へ戻る。

【0051】ここで、この比較は入力された主記憶アクセスアドレスが存在するバンクに対応するキャッシュ保持機構にデータがラッチされていると判定された場合のみ行う。この判定は、入力されたバンクアドレスによって選択されるTAGアレーに付随する有効フラグにより高速に決定できる。

信号線1211によって比較器1205に伝達される。 【0052】また、プリチャージ(PCH)コマンドを 比較器1205は信号線1210により伝達される入力 50 受けた場合は、バンクアドレスを抽出した後、対応する

バンクの有効フラグを下げて待機状態に戻る。なおこの 図には図示していないが、READ | WRITEコマン ドと共にPCHコマンドが付加されている場合は、カラ ムアクセス終了信号を受けたのち、該当するバンクの有 効フラグを下げればよい。

【0053】このようにクロック非同期で高速処理が行 えるため、ヒット判定の高速化に効果がある。

【0054】これまでTAG部の構成および状態遷移図 はメモリのバンクと対応している場合について述べた。 しかし、本願はその場合に限って実施されるわけではな 10 い。例えば主記憶装置内のキャッシュ保持機構がメモリ バンクとは無関係にデータをラッチできる構成の場合も あるが、この場合は、キャッシュメモリに用いられる連 想メモリのように、エントリーされているデータのアド レスに関して、TAG部でヒット判定が行えるよう構成 すればよい。

【0055】《ミスヒット時のメモリコントローラによ るメモリアクセス制御》前記TAG部103、203に おける比較結果が不一致の場合に、メモリアクセスをメ モリコントローラが制御する場合について詳細を説明す る。

【0056】図6にはメモリコントローラ113による メモリ制御の内容が状態遷移図によって示される。メモ リコントローラ13の制御部114は図6に示される状 態遷移制御を行う制御論理を有している。図6において 記号"&"は論理積をあらわす。図に示す細い矢印はそ の矢印に付随するコマンドに従い遷移することを意味 し、太い矢印は処理終了後にクロック同期で状態間を自 動的に遷移することを意味する。この表記は図4以外の 状態遷移図にも適用している。

【0057】プロセッサ100からのアクセス要求が、 リード (READコマンド) あるいはライト (WRIT Eコマンド) の場合には、メモリコントローラ113は 基本的に2回に分けて主記憶装置200ヘアクセスを行 う。この2回のアクセスは、TAG部103によるヒッ ト判定の結果により、1回目のアクセスのみで済む場合 と、2回目のアクセスが必要となる場合に分けられる。 1回目のリードアクセスは主記憶アクセスアドレス、及 びリードコマンドを投入することで実現し、ライトアク セスは主記憶アクセスアドレス、及びライトコマンドを 投入することで実現する。この1回目のアクセスを行う と同時にメモリコントローラ113は主記憶装置200 とは独立にTAG部103にてヒット判定を行う。ヒッ トの場合は、主記憶装置200内部ではカラムアクセス が選択されるので、メモリコントローラ113側はマイ クロプロセッサ100ヘレイテンシ情報を伝達した後、 待機状態(IDLE)に戻り、2回目のアクセスは行わ ない。ミスの場合は、主記憶装置200ではロウアクセ ス処理が開始されているので、メモリコントローラ11 3はTAG部103の内容を更新しマイクロプロセッサ 50 セルに再書き込みし、データ線をプリチャージすること

100ヘレイテンシ情報を伝達した後、待機状態に戻 る。その後メモリコントローラは2回目の主記憶装置2 00へのアクセスを行い待機状態に戻る。これはカラム アクセス可能状態に行うことで実現する。この2回目の アクセスは、主記憶アクセスアドレス及びREADコマ ンドまたはWRITEコマンド、カラムアクセスコマン ド(COL)で実現されるが、望ましくは、カラムアク セスコマンドのみで構成されることである。そのために は主記憶装置200内部に主記憶アクセスアドレス及び READまたはWRITEコマンドをラッチする機構を 設ければよい。

【0058】プリチャージとリフレッシュに関しては、 コマンドとアドレスを同時に送り待機状態へ戻る。

【0059】このように主記憶装置200内のキャッシ ュ保持機構にプロセッサ100からの要求データがある

場合には、ヒット判定を取り込むために生じる余分な遅

延時間が削減できる効果があるため、高速アクセスの可 能なデータ処理システムが実現される。また、メモリコ ントローラ113からプロセッサ100へ直にレイテン シ情報を伝達できるので、マイクロプロセッサ100の 処理が遅れることを最小限に抑えられる効果がある。さ らに、主記憶装置200内部に主記憶アクセスアドレス 及びREADまたはWRITEコマンドをラッチする機 構を設ける場合は、メモリコントローラ113の構成が 単純化できるため設計コストを安くできる効果がある。 【0060】図7は主記憶装置200の状態遷移を示 す。ここでは、図1で説明した通り、センスアンプラッ チ21をキャッシュ保持機構として用い、メモリ部20 1の構成バンクが複数ある場合を想定する。図7におい 30 て記号" | "は論理和を示す。メモリコントローラ11 3側からリードまたはライト要求を受け取ると、主記憶 装置200は、メモリコントローラ113とは独立にT AG部203によるヒット判定を行う。ヒット判定の結 果、主記憶装置200内部のキャッシュ保持機構に所望 のアドレスのデータが存在しない場合(ミス時)はロウ アクセスを行い待機状態(IDLE)に戻る。また、所 望のアドレスのデータが存在する場合(ヒット時)はカ ラムアクセスを開始する。このカラムアクセスを行った 後に、自動的に待機状態に戻る場合とプリチャージを行 ってから待機状態に戻る場合に設定可能である。前者は アクセスされたバンクをバンクアクティブのまま次のア クセスを待つモードに対応し、後者はバンククローズの 状態で次のアクセスを待つモードに対応する。ここでバ ンクアクティブとは、指定したワード線を立ち上げて、 このワード線によって指定されたメモリセル内のデータ をセンスアンプにて増幅することを指す。またバンクク ローズ動作とは活性化しているワード線を非活性状態に することであり、具体的には選択されているワード線に よってセンスアンプにラッチされているデータをメモリ

18

である。主記憶装置200においてバンクアクティブの まま次のアクセスを待つモードは、DRAMのセンスア ンプをキャッシュ保持機構として用いることに相当す る。これは主記憶装置へのアクセスが局所的である場合 に有効である。また一方で、バンククローズの状態で次 のアクセスを待つモードは、主に、①主記憶装置へのア クセスが極めてランダム性が高い場合、②アクセスは規 則的ではあるが以前アクセスしていたロウアドレスには 戻らない場合、③センスアンプ以外にキャッシュ保持機 構を設ける場合、等に対して有効である。

【0061】このようなモード変更は、メモリコントロ ーラ113側でリアルタイムに変更することが可能であ る。例えばこのモードのどちらを選択するかは最初のリ ードまたはライトアクセスを行うときに、プリチャージ コマンド (PCH) を付加するか否かで判断することが できる。

【0062】ところで、メモリコントローラ113から の一回目のアクセスでミスの場合は、2回目のアクセス であるカラムアクセス ((READ | WIRTE) & カラムアクセスコマンドCOL)を受ける必要がある。 このときは主記憶装置200内部にアドレスラッチ機構 を有していれば、この2回目のリードまたはライトアク セスはカラムアクセスコマンドのみで十分である。この アクセスが終了した後に待機状態に戻る方法は、プリチ ャージしてから待機状態に戻る場合と直に待機状態に戻 る場合に設定可能であるが、両者の特徴並びに処理法は 上記図6の説明に準ずる。

【0063】また、プリチャージ要求を得た場合は直に プリチャージを開始し待機状態へ戻り、リフレッシュ要 求を得た場合は主記憶装置内のメモリセルをリフレッシ 30 を制御部へ伝達するための信号線304によって構成さ ュし待機状態に戻る。

【0064】主記憶装置200への2種類のアクセス (ロウアクセス及びカラムアクセス) を、メモリコント ローラ113内のTAG部103におけるヒット判定結 果のみで決定する必要がないので、従来技術で問題とさ れた余分な遅延時間は発生しない。更に、TAG部20 3を主記憶装置200も有することによって、主記憶装 置200の内部でヒット判定と並列してロウアドレス並 びにカラムアドレスのデコードが行えるため、TAG部 203と主記憶装置200が別チップ構成の場合よりも 並列処理による高速化を期待できる。

【0065】図6及び図7に示される状態遷移から理解 されるように、前記TAG部103, 203における比 較結果が不一致(ミスヒット)である場合のメモリアク セスのシーケンス制御は、メモリコントローラ113の 制御部114が行う。例えば、リードアクセスに際して メモリコントローラ113は、先ずリード(READ) コマンドを主記憶装置に発行する。このとき、メモリコ ントローラ113はTAG部103による比較結果が不 一致であれば、次にリード・カラムアクセス (READ 50

&COL) コマンドを発行し、一致であれば、リード・ カラムアクセス (READ&COL) コマンドは発行し ない。主記憶装置200は、リード(READ) コマン ドを受け取ったとき、TAG部203による判定結果が 一致であればカラムアクセス動作によってセンスアンプ アレイ21からデータを外部に出力し、不一致であれば ロウアドレスによるワード線選択動作とセンスアンプラ ッチのラッチ動作を行う。主記憶装置200が第2コマ ンドであるリード・カラムアクセス (READ&CO

10 L) コマンドを受け取ったときはカラムアクセス動作に よってセンスアンプアレイ21からデータを外部に出力 する。このようにミスヒット時のシーケンス制御をメモ リコントローラ113が行う場合には、ミスヒット時に 第2コマンドまで発行しなければならないが、ヒット時 は1回のコマンド発行で済むから、キャッシュ保持機構 による高速アクセス利点は変わりない。

【0066】《ミスヒット時の主記憶装置によるシーケ ンス制御》次に、前記TAG部103,203における 比較結果が不一致(ミスヒット)である場合のメモリア クセスのシーケンス制御を主記憶装置200が行う場合 20 について説明する。

【0067】図8は図1に示す主記憶装置200内部に DRAMの各バンクの状態遷移を制御するシーケンサを 組み込んだ主記憶装置300の例を示す。

【0068】主記憶装置300は、主記憶装置として用 いられるDRAMの各バンクの状態遷移を制御するシー ケンサ301と、シーケンサ301をも制御できるよう に拡張された制御部302と、シーケンサ301を制御 するための制御信号線303と、シーケンサからの情報

【0069】図1の例では設けられていなかったシーケ ンサ301は、メモリコントローラ113からの制御信 号を受けて状態遷移の制御を行う。ここで、このシーケ ンサに関係する説明を行う。TAG部203でのヒット 判定の結果、ミスの場合は、制御部302は信号線20 7にてメモリ部201ヘロウアクセスを開始すると同時 にシーケンサ301へ起動信号を信号線303にて伝達 する。その後、シーケンサ301はカラムアクセス可能 信号を信号線304にて制御部302へ伝達する。制御 部302はこのカラムアクセス可能信号を受けて、メモ リ部201~カラムアクセスを開始する。このように、 メモリコントローラからの主記憶装置へのアクセスでミ スの場合でも、主記憶装置はメモリコントローラとは独 立してロウアクセス・カラムアクセスを行うことができ るので、メモリコントローラの負担が軽減される効果が

【0070】図9は図8のような主記憶装置内部にシー ケンサを持つ主記憶装置300を制御するメモリコント ローラの状態遷移図の一実施例である。この例では主記

憶装置300の内部にシーケンサ301が存在するた め、メモリコントローラはミス時に2回目のアクセスを 指示する必要はない。メモリコントローラは主記憶装置 300に対してリード/ライトの要求を一回発行し、そ の後メモリコントローラ113内のTAG部103によ るヒット判定結果の後、必要なレイテンシ情報をプロセ ッサ100に伝達して待機状態に戻る。リフレッシュと プリチャージに関しては図6での説明に準ずる。このた め髙速化と同時にメモリコントローラの発行するコマン ドが単純化できるので、メモリコントローラの製作コス 10 トを下げる効果がある。

【0071】図10は図8に示されるような主記憶装置 300内部にシーケンサ301を持つ主記憶装置の状態 遷移図の一実施例である。メモリコントローラ113か・ ちリードまたはライト要求を受け取ると、TAG部20 3 でヒット判定を行う。その結果ヒットであればカラム アクセスを開始し待機状態(IDLE)へと戻り、ミス であればロウアクセスを行った後、シーケンサからの制 御を受けて、カラムアクセスが可能なタイミングにカラ ラからのアクセスコマンドにプリチャージ (PCH) コ マンドが付加されている場合は、カラムアクセス後にプ リチャージを行い待機状態へ戻り、プリチャージコマン ドが付加されていない場合は、カラムアクセス後に直に 待機状態に戻る。このようにメモリコントローラからの 制御が単純化できるのでメモリコントローラの負担が軽 減できる。

【0072】また、プリチャージ(PCH)要求を得た 場合は直にプリチャージを開始し待機状態へ戻り、リフ レッシュ(REF)要求を得た場合はリフレッシュを行っ ったのち待機状態へ戻る。これらの詳細は図7での説明 に準ずる。

【0073】このように主記憶装置300のようにシー ケンサ301を組み込むことにより、主記憶装置内部で 独自にリードまたはライトのタイミングをコントロール することが可能となる。そのため、メモリコントローラ からはリード・ライト・プリチャージ・リフレッシュ等 の簡略化したコマンドのみ受け取ればよいので、上記、 図1の実施例で説明した主記憶アクセスが高速化する効 果と同時にメモリコントローラの設計が容易となる効果 40 がある。また、ロウアドレスとカラムアドレスが同時に デコードされていることと、このデコードと並列にロウ アクセス及びカラムアクセスの制御を主記憶装置内部で 行えるので、シーケンサを持たない主記憶装置よりも高 速にアクセスが可能となる効果がある。

【0074】前記シーケンサの具体例を以下に説明す る。シーケンサ301は、TAG部203による判定結 果がヒットのときカラムアドレスによる動作を指示し、 TAG部203による判定結果がミスのときロウアドレ スによる動作の指示に続いてカラムアドレスによる動作 50

を指示する。その論理を実現するために、シーケンサ3 01は、図11に例示されたカラムアクセス用シーケン サ部1300と、図12に例示されたロウアクセス用シ ーケンサ部1400とを有する。

【0075】まず、図11を用いてカラムアクセス用シ ーケンサ1300の一例を示す。カラムアクセス用シー ケンサ1300は、複数個のD型フリップフロップ(以 下D-FFと略す) 1301-i (i=1~4) から構 成されるカウンタ部と、スイッチ部1304とを有す る。スイッチ部1304は、複数個の記憶素子1303 A-i、1303B-iで構成される。1310はD-FFを駆動するクロック信号を示し、1311はD-F Fをリセットするリセット信号を示す。図11ではD-FFは4個、記憶素子は8個設けられている。

【0076】信号線1306によって入力されるロウア クセスコマンド (ROW) は、アンドゲート1305-1、1305-2に伝達される。TAG部203による ヒット判定の結果はヒット信号(H)が信号線1307 Aにてアンドゲート1305—1に、ヒットの相補信号 ムアクセスを開始し待機状態へ戻る。メモリコントロー 20 (/H) は信号線1307Bにてアンドゲート1305 一2に伝達される。アンドゲート1305-1の出力は 信号を線1308Aでオアゲート1309へ伝達され、 アンドゲート1305一2の出力は信号線1308Bに 供給され、カウンタを起動させる信号として利用され る。 TAG部203でのヒット判定の結果、ヒットの 場合は、直にカラムアクセスが可能となるので、ロウア クセスコマンド (ROW) は、カウンタをバイパスして オアゲート1309へ伝達される。 一方、TAG部2 03の検索の結果がミスの場合は、メモリ部201に固 有のレイテンシを満足させるため、カウンタを起動させ る信号をD-FF1301-iのどれか一つに入力させ る。D-FF1301-iの選択は、スイッチ部130 4の記憶素子のプログラム状態によって決る。このD-FFで構成されるカウンタ部は入力された論理値"1" 信号をクロックに同期してシフトさせる機能を持ち、オ アゲート1302はスイッチ部1304にて選択された 入力信号とDーFFからの出力信号との論理和をとり、 その出力を次段のD-FFへ伝達する機能を持つ。この オアゲート1302により、選択的にどの段のD-FF へもスイッチ部にて選択された入力信号を入力させるこ とが可能となる。最終段のD-FFからの論理値"1" 出力はオアゲート1309へ伝達される。このオアゲー ト1309は信号線1308Aと信号線1312の論理 和を採り、出力信号"1"をカラムアクセス信号(CO L) とする。このようにメモリコントローラ113から 主記憶装置200へのアクセス要求信号1306と、T AG部でのヒット判定結果のヒット信号1307A,1 307Bを用いて、ヒット時とミス時の、カラムアクセ スへのレイテンシを変更することが可能となる。D-F Fのリセットはリセット信号(RST) 1311により 行う。

【0077】図11のカラムアクセス信号(COL)は図8に示される信号304に含まれる。前記ロウアクセスコマンド(ROW)、ヒット信号1307A、1307B、リセット信号RST,クロック信号CLKは図8に示される信号303に含まれる信号である。

【0078】前記選択スイッチ部1304の構成につい て述べる。ここでは、この選択スイッチ部1304がフ ューズによって構成される例を示している。このスイッ チ部1304は、DRAMのレイテンシがシステムの動 10 作周波数により異なった値に設定される問題を解決し、 より汎用性の高い装置を作成する上で必要である。例え ばミス時にレイテンシ4でアクセスしたい場合の選択ス イッチの使用法について述べる。この場合D-FF13 01-1への入力はフューズ1303A-1を残し、グ ランドに繋がる1303B-1を切断し、その他のD-FFへの入力は1303B-2、1303B-3、13 03B-4を残し1303A-2、1303A-3、1 303A-4を切断すればよい。このフューズの切断は メモリをデータ処理システムに組み込んで使用するとき 20 最初に1度だけ必要な操作であり、電気的に行うことが 望ましい。また、システムの動作周波数を可変にして用 いる場合等には、レイテンシをただ一通りに固定するの ではなくシステムの動作周波数に合わせて適宜変更でき ると都合よい。その場合は、このスイッチ部をCAM等 で構成すればよい。

【0079】以上述べたように、このカラムアクセス用シーケンサ部1300は汎用性が高いので、複数のシステムクロックに対応する製品を製作する上で、製作コストを削減することができる。

【0080】次に、図12を用いてロウアクセス用のシーケンサ部1400について説明する。これはセンスアンプアレイ21をキャッシュ保持機構として利用する場合等に用いられる。DRAMはバンクアクティブ状態にあるバンクの異なるワード線をアクセスするためには、バンククローズ・バンクアクティブという一連の動作が必要になる。この一連のバンククローズ・バンクアクティブの動作は、所定のクロック数を必要とする。ここで述べるロウアクセスシーケンサは、アクセスされたアドレスがバンクアクティブ状態にあるバンクの違うロウア 40ドレスにあたった場合に、つぎにロウアクセスが可能となるまでの時間を計測するものである。このシーケンサの基本構成は上記カラム用シーケンサと同様であるが、差異について以下で説明する。

【0081】このロウアクセス用シーケンサは、D-FF1401-i等で構成される論理回路と記憶素子で構成されるスイッチ部1402により構成される。このスイッチ部は上記カラムアクセス用シーケンサ部1300に述べた内上記カラムアクセス用シーケンサ部1300に述べた内

容に準ずる。また、D-FFのリセットはリセット信号 (RST) 1410にて行われる。

【0082】ロウアクセス信号 (ROW) は信号線14 05にて3入力アンドゲート1404-1、1404-2へ伝達される。このロウアクセス信号(ROW)は、 ロウアクセスが要求されている場合に論理値 "I" とな り、要求されていない場合に論理値"0"とされる。ま たTAG部203によるヒット判定の結果のミス信号 (/H)は、信号線1406Aにて前記アンドゲート1 404-1、1404-2へ伝達される。また、要求さ れたバンクがプリチャージされたバンクであるか否かを 示す信号(/VF)は、信号線1406Bにて前記アン ドゲート1404-1、1404-2に伝達される。入 力されたロウアドレスがバンクアクティブでないバンク に対応した場合には、アンドゲート1404-1から論 理値"1"の信号が生成され、バンクアクティブ状態に あるバンクに対応した場合はアンドゲート1404-2 から論理値"1"信号が生成される。このアンドゲート 1404-1、1404-2からの論理値"1"の信号 をロウアクセス可能信号とする。ロウアドレスがバンク アクティブではないバンクに対応する場合は、アンドゲ ート1404-1からの論理値 "1" の信号が信号線 1 407Aにてオアゲート1408に伝達されるので、直 にロウアクセスが可能となる。一方、バンクアクティブ 状態にあるバンクの異なるロウアドレスである場合は、 アンドゲート1404-2からの論理値"1"信号を信 号線1407Bにてスイッチ回路1402へ伝達し、さ らにこのスイッチ回路1402により予め決定されたD -FFに伝達する。この論理値"1"信号がD-FFに 入力されると、信号線1409にて伝達されるクロック に同期して、この入力信号が次段のD-FFに伝達され る。オアゲート1403はスイッチ部1402にて選択 された入力信号とD-FFからの出力信号との論理和を とり、次段のD-FFへ伝達する機能を持つ。このオア ゲート1403によりどの段のD-FFへもスイッチ部 にて選択された入力信号の入力が可能となる。最終段の D-FFからの論理値"1"出力を信号線1411にて オアゲート1408へ伝達する。このオアゲート140 8は信号線1407Aと信号線1411の論理和を採 り、論理値"1"の出力信号をロウアクセス信号(RO W_E) とする。このようにメモリコントローラからD RAMへのアクセス要求信号1405と、TAG部での ヒット判定結果のヒット信号を用いて、ヒット時とミス 時のレイテンシを変更することが可能となる。したがっ て、バンクアクティブ状態にあるバンクの異なるロウア ドレスへのアクセスタイミングをDRAM内で計測する ことができる。

イッチ部は上記カラムアクセス用シーケンサ部 1 3 0 0 【0 0 8 3】このように、このロウアクセスシーケンサのスイッチ部 1 3 0 4 同様に構成され、また使用形態も を有することで、バンクアクティブの状態にあるバンク上記カラムアクセス用シーケンサ部 1 3 0 0 に述べた内 50 の異なるワード線をアクセスする場合も、DRAM内部

でバンククローズ・バンクアクティブの動作が行えるため、メモリコントローラの負担が軽減され、メモリコントローラの製作が低コストで行える効果がある。また、このロウアクセス用コントローラは汎用性が高く設計できるため低コストで製作することが可能である。

【0084】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0085】例えば、メモリコントローラ113は単一 10 の半導体装置に限定されるものではなく、メモリコントローラ113がプロセッサ100と同一チップに組み込まれていてもよい。また、主記憶装置200のメモリ部201はダイナミック型メモリセルに限定されず、スタティック型メモリセルを用いるものであってもよい。また、本発明はPCボード以外のデータ処理システムに広く適用できることは言うまでもない。

【0086】本発明は、キャッシュ保持機構を有するメモリをプロセッサが用いる条件のデータ処理システムに広く適用することができる。

[0087]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0088】すなわち、キャッシュ保持機構に要求されたデータが保持されているか否かを判定する手段を、メモリコントローラとメモリの両者に組み込み、両者で同時にヒット判定を行うから、ヒット判定を待つ遅延時間を削減することが可能となり、データ処理システムにおいてメモアクセスの高速化を実現することができる。

【0089】また、メモリのみに前記判定手段を持つ場合に判定結果をプロセッサに伝達するのが遅れるという従来の技術に比べれば、本発明はメモリコントローラから直接プロセッサへ伝達できるので、その伝達を高速化でき、更に、複数のメモリとプロセッサを多数のヒット判定信号線で結線する必要もなく、データ処理システムの低コスト化にも寄与できる。

【0090】さらに、メモリ内部にシーケンサを設置することにより、メモリへの制御信号が単純化でき、これ

により、メモリコントローラのゲート規模を削減することができる。

【図面の簡単な説明】

【図1】本発明に係るデータ処理システムの一例を示す ブロック図である。

【図2】メモリ部の一例を示すブロック図である。

【図3】メモリコントローラと主記憶装置のそれぞれに TAG部を設置した場合とそうでない場合との動作を比 較説明のためのタイミングチャートである。

【図4】TAG部の一例を示すブロック図である。

【図5】TAG部の動作を示す状態遷移図である。

【図6】メモリコントローラによるメモリ制御の内容を 示す状態遷移図である。

【図7】主記憶装置の動作を示す状態遷移図である。

【図8】シーケンサを備えた主記憶装置のブロック図である。

【図9】シーケンサを持つ主記憶装置を制御するメモリコントローラの動作を示す状態遷移図である。

【図10】シーケンサを持つ主記憶装置の動作を示す状 20 熊遷移図である。

【図11】図8のシーケンサに含まれるカラムアクセス 用シーケンサのブロック図である。

【図12】図8のシーケンサに含まれるロウアクセス用シーケンサのブロック図である。

【図13】本発明に先立って本発明者が検討したPCのシステムの構成を示すブロック図である。

【符号の説明】

20 メモリセルアレイ

21 センスアンプラッチ

30 100 プロセッサ

103 TAG部

113 メモリコントローラ

114 制御部


200 主記憶装置

201 メモリ部


202 制御部

203 TAG部


301 シーケンサ




【図3】







【図4】



BEST AVAILABLE COPY




【図5】


3 5 対応するバンクの 有効フラグを下げる IDLE WRITE | PCH PCH バンクアドレス 及びロウアドレス 該当パンク-カラムアクセス 開始信号を 抽出 献当パンクのTAG アレーにロウアドレスを 松納と共に対応するパン クの有効フラグを立てる READ WRITE 発生 (READ | WRITE) & Hit 比較 (READ | WRITE) & Miss 該当パンクへの ロウアクセス開始信号を 発生すると共に有効 フラグを下げる コマンド遷移

 対随する信号により クロックに非同期で選移
 自動選移

【図6】




【図7】



コマンド選移 自動選移


【図8】



BEST AVAILABLE COPY


【図9】


【図10】




【図11】

【図12】





【図13】



フロントページの続き

(72) 発明者 渡部 隆夫

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 三浦 誓士

東京都国分寺市東恋ケ窪一丁目280番地

(72)発明者 鮎川 一重

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

Fターム(参考) 5B005 JJ11 KK05 KK12 MM01 MM51

NN31 RR01 UU16 UU24

THIS PAGE BLANK (USPTO).